

STATES PATENT AND TRADEMARK OFFICE

In re the Application of

Takeshi KIJIMA et al.

Application No.: 10/724,635

Filed: December 2, 2003

Docket No.: 117926

For:

METHOD OF MANUFACTURING OXIDE THIN FILM, METHOD OF

MANUFACTURING FERROELECTRIC THIN FILM, FERROELECTRIC THIN FILM, FERROELECTRIC MEMORY DEVICE, AND FERROELECTRIC PIEZOELECTRIC

DEVICE

CLAIM FOR PRIORITY

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

The benefit of the filing date of the following prior foreign application filed in the following foreign country is hereby requested for the above-identified patent application and the priority provided in 35 U.S.C. §119 is hereby claimed:

Japanese Patent Application No. 2002-349818 filed December 2, 2002

In support of this claim, a certified copy of said original foreign application:

is filed herewith.

It is requested that the file of this application be marked to indicate that the requirements of 35 U.S.C. §119 have been fulfilled and that the Patent and Trademark Office kindly acknowledge receipt of this document.

Respectfully submitted,

James A. Oliff

Registration No. 27,075

Thomas J. Pardini

Registration No. 30,411

JAO:TJP/al

Date: June 28, 2004

OLIFF & BERRIDGE, PLC P.O. Box 19928 Alexandria, Virginia 22320 Telephone: (703) 836-6400

DEPOSIT ACCOUNT USE AUTHORIZATION Please grant any extension necessary for entry; Charge any fee due to our Deposit Account No. 15-0461

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2002年12月 2日

出 願 番 号

特願2002-349818

Application Number: [ST. 10/C]:

[J P 2 0 0 2 - 3 4 9 8 1 8]

出 願 人

Applicant(s):

セイコーエプソン株式会社

2004年 1月23日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】

特許願

【整理番号】

J0096264

【提出日】

平成14年12月 2日

【あて先】

特許庁長官殿

【国際特許分類】

C23C 16/50

【発明者】

【住所又は居所】 長野県諏訪市大和3丁目3番5号 セイコーエプソン株

式会社内

【氏名】

木島 健

【発明者】

【住所又は居所】 長野県諏訪市大和3丁目3番5号 セイコーエプソン株

式会社内

【氏名】

名取 栄治

【特許出願人】

【識別番号】 000002369

【氏名又は名称】 セイコーエプソン株式会社

【代理人】

【識別番号】

100095728

【弁理士】

【氏名又は名称】 上柳 雅誉

【連絡先】

 $0\ 2\ 6\ 6\ -\ 5\ 2\ -\ 3\ 1\ 3\ 9$

【選任した代理人】

【識別番号】

100107076

【弁理士】

【氏名又は名称】 藤綱 英吉

【選任した代理人】

【識別番号】

100107261

【弁理士】

【氏名又は名称】 須澤 修

【手数料の表示】

【予納台帳番号】 013044

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0109826

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 強誘電体薄膜の製造方法

【特許請求の範囲】

【請求項1】 超臨界流体を媒体として用いたことを特徴とする酸化物薄膜製造方法。

【請求項2】 超臨界流体中に酸化物強誘電体構成元素を溶解させたものを 原料として作製したことを特徴とする強誘電体薄膜製造方法。

【請求項3】 気泡を強誘電体アモルファス中に溶存させた後、結晶化させることを特徴とする強誘電体薄膜製造方法。

【請求項4】 請求項3において超臨界流体からなる気泡を用いることを特徴とする強誘電体薄膜製造方法。

【請求項5】 低溶解性元素を超臨界流体中に溶解させた後、強誘電体薄膜中に添加することを特徴とする強誘電体薄膜製造方法。

【請求項6】 超臨界圧力から超臨界圧力の4倍の圧力までの超臨界流体を 溶媒に用いることを特徴とする強誘電体薄膜製造方法。

【請求項7】 請求項1~6において、強誘電体薄膜を予めパターニングされた基板上の材質の違いを利用して必要な部位にのみ選択成長させることを特徴とする強誘電体薄膜製造方法。

【請求項8】 請求項1~7において、強誘電体薄膜を予めパターニングされた基板上の表面エネルギーの違いを利用して必要な部位にのみ選択成長させることを特徴とする強誘電体薄膜製造方法。

【請求項9】 請求項1~8において、強誘電体薄膜を予めパターニングされた基板上の形状の違いを利用して必要な部位にのみ選択成長させることを特徴とする強誘電体薄膜製造方法。

【請求項10】 請求項1~9において、強誘電体薄膜を電極金属上にのみ形成することを特徴とする強誘電体薄膜製造方法

【請求項11】 強誘電体構成元素からなるゾルゲル溶液を超臨界流体に溶解した溶媒を用いたことを特徴とする強誘電体薄膜製造方法。

【請求項12】 強誘電体構成元素からなる酸化物を超臨界流体に溶解した

溶液を用いることを特徴とする強誘電体薄膜製造方法。

【請求項13】 強誘電体構成元素からなる酸化物を超臨界流体に溶解した 気液相を用いることを特徴とする強誘電体薄膜製造方法。

【請求項14】 強誘電体構成元素からなる酸化物を超臨界流体に溶解した 気相を用いることを特徴とする強誘電体薄膜製造方法。

【請求項15】 請求項1~14において形成されたペロブスカイト型強誘電体。

【請求項16】 請求項1~14において形成されたBi系層状構造強誘電体。

【請求項17】 請求項 $1\sim16$ 記載の超臨界流体として、 H_2 、 N_2 、Xe、 CO_2 、 C_2H_6 、 CH_3OH_2 、 NH_3 、 H_2O を用いることを特徴とする強誘電体薄膜製造方法。

【請求項18】 請求項1~17記載の強誘電体薄膜を用いた強誘電体メモリ素子。

【請求項19】 請求項1~17記載の強誘電体薄膜を用いた強誘電体圧電素 子

【発明の詳細な説明】

 $[0\ 0\ 0\ 1]$

【発明の属する技術分野】

本発明は、強誘電体キャパシタを用いて構成される強誘電体メモリ装置に関するものであり、特に強誘電体キャパシタ及び選択用セルトランジスタを有した、いわゆるITIC、2T2C型及び、セルトランジスタを有さず、強誘電体キャパシタのみでメモリセルが構成される単純マトリクス型のどちらにも共通で使用することが出来る強誘電体薄膜の製造技術、並びに強誘電体メモリ装置、及びその製造方法に関する。

[0002]

【背景技術及び発明が解決しようとする課題】

近年、PZT、SBT等の薄膜や、これを用いた強誘電体キャパシタ、強誘電体メモリ装置等の研究開発が盛んに行われている。強誘電体メモリ装置の構造は1T、1T 1C(T: トランジスタ、C:キャパシタ)、2T2C、単純マトリクス型に大別できる。この中で、1 T型は構造上キャパシタに内部電界が発生するためリテンション(データ保持)

が1ヶ月と短く、半導体一般で要求される10年保証は不可能といわれている。1T1 C型、2T2C型は、DRAMと殆ど同じ構成であり、かつ選択用トランジスタを有する ために、DRAMの製造技術を生かすことが出来、かつSRAM並みの書き込み速度が実 現されるため、現在までに256kbit以下の小容量品が商品化されている。

これまで強誘電体材料としては、主に $Pb(Zr,Ti)0_3(PZT)$ や $SrBi_2Ta_2O_9(SBT)$ が用いられている。上記強誘電体のうち、特にSBTは結晶化温度が700 C 以上と高く、結晶化温度を低減する強誘電体薄膜形成技術としてMOCVD法といった気相成長技術が検討されてはいるが再現性等に課題が多く実用化には至っていない。一般には強誘電体薄膜形成技術としてゾルゲル法やスパッタ法が用いられているが、特に Y^*M^*N 法の場合、原材料の9割以上がスピンコートの際に捨てられてしまっている。

[0003]

加えて、通常、強誘電体キャパシタは図1に示した加工プロセスによって形成 される。

[0004]

予めC-MOSトランジスタ等が形成されたSi基板を用いて、その上部にTiOx等の密着層を介して形成されたPt電極上にこれら強誘電体薄膜を上記薄膜形成技術を用いて形成した後、キャパシタとして残したい強誘電体部分にSOG等のマスク材料を形成した後、主に塩素系ガスを用いたECRエッチャー等を用いて、図のように加工を行う。

[0005]

すなわち、Siウェハ全面にPt電極を形成し、加えてPt電極全面に強誘電体薄膜を形成した後、要らない部分を除去するというプロセスを用いている。また、SOGマスク材、強誘電体薄膜、Pt電極、TiOx密着膜を除去するのに適した各種エッチングガスを用いて強誘電体キャパシタを作成する。すなわち、付けては削るといった複雑で無駄の多いプロセスを繰り返して、キャパシタを形成する。また、エッチングの際に、プラズマや加工のダメージによって、強誘電体の特性が劣化してしまうため、ダメージから特性を回復するための熱処理を施している

[0006]

本発明の目的は、超臨界状態の原料ガスを用いて、必要最小限の原料ガスで気相成長させることで結晶化温度の低減を図ると共に無駄のない薄膜形成を、予め加工されたPt電極上にのみ選択的に成長させることで加工プロセスを短縮することにある。

[0007]

【課題を解決するための手段】

本発明にかかる強誘電体メモリ装置は、予めSiウェハ上に形成されたCMOSトランジスタのソース或いはドレイン電極のどちらかと導通している第1電極と前記第1電極上に形成された強誘電体膜、前記強誘電体膜上に形成された第2電極、とを含み、前記第1電極、前記強誘電体膜及び前記第2電極によって構成されるキャパシタが、予めSiウェハ上に形成されたCMOSトランジスタによって選択動作を行う強誘電体メモリ装置、並びに予め作りこまれた第3電極と、前記第3電極と交差する方向に配列された第4電極と、少なくとも前記第3電極と前記第4電極との交差領域に配置された強誘電体膜とを、含み、前記第3電極、前記強誘電体膜及び前記第4電極によって構成されるキャパシタがマトリクス状に配置された強誘電体メモリ装置であって、前記強誘電体膜は、前記強誘電体構成元素を含む臨界圧力以上、臨界圧力の4倍以下の超臨界流体を用いて形成された強誘電体薄膜からなる。

[0008]

【発明の実施の形態】

本発明の実施の形態にかかる強誘電体メモリは、以下の1~3によって構成される。

1. 強誘電体メモリ装置のキャパシタ

図2は、本実施の形態の強誘電体メモリ装置における、強誘電体キャパシタを示した図である。図1において、101は本発明による超臨界流体を用いて形成した強誘電体膜、102は第1電極、103は第2電極である。第1電極102及び第2電極103は、Pt, Ir, Ru等の貴金属単体または前記貴金属を主体とした複合材料よりなる。第1電極に強誘電体の元素が拡散すると電極と強誘電体膜との界面部に組成ずれを起

こしヒステリシスの角型性が低下するため、第1電極には強誘電体の元素が拡散しない緻密性が要求される。第1電極の緻密性を上げるために、質量の重いガスでスパッタ成膜する方法、Y,La等の酸化物を貴金属電極中に分散させる等の方法がとられる。104はSi、Ge等の半導体基板を示す。なお、図2においては、基板やその他の強誘電体メモリ装置の構成要素(MOSトランジスタ等)を省略している。

[0009]

次に超臨界流体について説明する。

物質には図3の水の相図に示すような、気相、液相、固層という3つの相が知られている。例えば、気相と液相の境目は蒸気圧曲線であり、気相、固層間は昇華曲線、固層、液相間は融解曲線として知られている。

[0010]

ところが、蒸気圧曲線に沿って374 $^{\circ}$ 、214atmで水は臨界状態に達し、この点では気相と液相の密度が0.315g/cm 3 と等しくなり、境目がなくなる。

これより温度あるいは圧力が高くなると、気相と液相の区別がなくなり、流体と呼ばれる状態になる。ここで、臨界状態以上の流体を超臨界流体と呼ぶ。

$[0\ 0\ 1\ 1]$

本発明で超臨界流体として用いた物質は、図4のようなものであり、超臨界流体が持つ物性を纏めたものが図5である。

$[0\ 0\ 1\ 2\]$

すなわち、超臨界流体とは、密度が液体に近く、粘度は気体に近く、拡散係数は気体よりは小さいものの、液体の約100倍と値を有し、熱伝導度は極めて液体に近い状態の物質である。

つまり、熱伝導が良好で、拡散が早く、粘性が小さく、液体と同等の密度を有する良好な反応媒体すなわち良好な溶媒として用いることが出来ることが、分かる

[0013]

本発明は、酸化物原料を超臨界流体に溶解塗布することで酸化物薄膜を形成するものである。この時の酸化物材料には、ITO等の透明電極酸化物薄膜、ペロブスカイト型やBi層状構造強誘電体酸化物薄膜等がある。

[0014]

その中でも特に、本発明は、強誘電体原料を超臨界流体に溶解塗布することで 強誘電体薄膜を形成するものである。

[0015]

溶解塗布の方法としては、強誘電体原料が溶解した超臨界流体に基板を浸漬する方法や、強誘電体原料が溶解した超臨界流体を基板上に噴霧する方法等がある

[0016]

また超臨界流体は、前述の図5に示したように、気相(臨界圧力付近)から気 液相(臨界圧力の約4倍付近)と任意の形態に制御して用いることが出来、制御 するためのパラメータとしては、塗布する基板の温度や反応槽の圧力等を変化さ せることが有効である。

[0017]

加えて、強誘電体ペロブスカイト構造の元素置換の可否はイオン半径で決まっているため、Si等の小さな元素を導入するためには、結晶格子を歪める大きな応力が必要とされるが、超臨界状態は加圧環境そのものであり、Si等の小さな元素も容易に結晶格子中に導入することが出来る。

[0018]

また、原料に縮重合による縮重合によるネットワークを有するネットワークを 有するゾルゲル溶液を用いた場合、臨界圧力下では縮重合がさらに進行し、縮重 合によるネットワークを持たないMOD溶液の場合は、超臨界流体に溶解はするが 、ネットワークが進むことはないなど、原料によって使い分けることが出来る。

$[0\ 0\ 1\ 9\]$

更に、基板上の付着面の表面エネルギーの分布や、材質の違い、及び形状の違い等を利用して部分的に付着したい部位のみに選択的に成長させることが出来る

[0020]

次に、超臨界流体をしてCO2を用いた強誘電体薄膜の成膜方法の一例を述べる。ここでは、Bi₄Ti₃O₁₂(BIT)というBi層状ペロブスカイト結晶のうち、Biの一部

をLaで置換した $(Bi_{3.25}, La_{0.75})$ Ti $_3$ O $_{12}$ (BLT)結晶に、更に Bi_2 SiO $_5$ (BSO)をBLT:BSO=10:4で固溶させてなるBLT-BSO強誘電体結晶を薄膜化した場合について述べる

$[0\ 0\ 2\ 1]$

第1の原料液は、BLT-BSO強誘電体相の構成金属元素のうち、Bi,Ti及びOによるBITというBi層状ペロブスカイト結晶を形成するため縮重合体をn-ブタノール等の溶媒に無水状態で溶解した溶液である。

第2の原料液は、BLT-BSO強誘電体相の構成金属元素のうち、La及びTiによるLa $_4$ Ti $_3$ O $_{12}$ 金属酸化物を形成するため縮重合体を $_7$ 一でタノール等の溶媒に無水状態で溶解した溶液である。

[0022]

第3の原料液は、BLT-BSO強誘電体相の構成金属元素のうち、Bi及びSiによるBi 層状構造常誘電体BSO結晶を形成するため縮重合体をn-ブタノール等の溶媒に無 水状態で溶解した溶液である。

例えば上記第1、第2及び第3の原料溶液を、用いて、BLT-BSO強誘電体とする場合、(第1の原料溶液):(第2の原料溶液):(第3の原料溶液)=3.25:0.75:1.32に混合して使用した。

[0023]

本混合溶液を、図6の構成の超臨界成膜装置のMO原料容器中に密閉し、混合器に200ul導入し、更に75気圧に加圧され超臨界状態のCO₂を充填する。

この後、10分程度、このまま放置した後、チャンバー中に保持された6インチPt 被覆Si基板上に噴霧する。

次に、チャンバー中から基板を取り出し、RTA等を使用してPt電極上に形成されたBLT-BSOアモルファスを強誘電体薄膜へ結晶化させる。

[0024]

次に本発明の詳細な実施例について説明する。

(実施例1)

上記溶液を用いて、ウェハ上に200nm厚でPt電極を形成した6インチシリコン基板上に、上記溶液を200ul用いて、厚さ200nmのBLT-BSO強誘電体薄膜を形成した

[0025]

この時の表面及び断面モフォロジーは図7のようであった。

[0026]

次に、BLT-BSO強誘電体薄膜上部の直径100umののPt上部電極を厚さ100nm形成した後、強誘電体特性を評価したところ図8のようであった。

6インチウェハ面内で非常に均一な特性を得ることが出来た。

[0027]

これまでは、例えば強誘電体薄膜形成にはゾルゲル溶液を用いたスピンコート 法が代表的であるが、スピンコート法では、通常200nm厚の強誘電体薄膜を6イン チウェハに塗布する場合、2000ul程度のゾルゲル溶液を使用するが、本発明では 約1/10の原料溶液で同様に200nm厚の強誘電体薄膜を形成できる。

これまで、液体原料を用いて、これほど高効率に強誘電体薄膜を形成できる技術は存在しなかった。

[0028]

(実施例2)

次に、幅1umでエッチング加工されたPtを被覆したPt/ SiO_2/Si 基板上に同一条件で、BLT-BSO強誘電体薄膜を形成し、更に、同溶液を再度、混合器に200ul導入し、更に200気圧に加圧され超臨界状態の CO_2 を用いて、BLT-BSO強誘電体薄膜を形成した。

[0029]

この時の、薄膜の断面像を図9に示した。

75 $atmCO_2$ を用いた場合、Pt基板の加工断面まで被覆され、200 $atmCO_2$ を用いた場合、Ptの上部のみに薄膜が形成されていることが分かった。両者共に、SiO $_2$ 上には薄膜は形成されず、Pt電極上のみに強誘電体を選択成長させることが出来た。

[0030]

このことは、図5に示した超臨界流体の物性を応用したものである。

すなわち、75atmCO₂は、粘度が低く、拡散係数が大きいため、気液相のうち気相成長が支配的であり、Pt側面にまで薄膜を形成することが出来た。一方、200atm CO₂の場合、粘度は高いが、拡散係数が小さいため、気液相のうち液相成長が支配的となり、Ptの上部のみに形成された。また、従来からSiO₂が疎水性であることは知られていたが、スピンコート法を用いた場合、被覆面に凹凸が存在すると初めに凹部に溶液が溜まるため、SiO₂上への被覆を避けることはできなかったが、超臨界流体は液体の特徴を持つものの気体としての物性が高いため、SiO₂上には付着しなかったものと考えられた。

[0031]

このことは、図1に示す実際の強誘電体メモリ作製プロセスの強誘電体キャパシタ形成プロセスを大幅に減少させるだけではなく、強誘電体をエッチングせずにキャパシタ形成が出来るため、加工ダメージによる特性劣化をも除去することが出来る画期的な発明である。

[0032]

(実施例3)

次に、他の強誘電体薄膜形成を試みた。

本実施例では、SBT強誘電体の形成を試みた。

本実施例では、Sr0、 Bi_2O_3 、 Ta_2O_5 の各種酸化物原料からSBT強誘電体薄膜の作製を試みた。各種酸化物粉末をそれぞれモル比でSr0: Bi_2O_3 : $Ta_2O_5=1:1:1$ の割合で混合し、更に SiO_2 を0.1モル混合した。混合試料全体から25gを混合器に入れて、更に200atmの超臨界状態 CO_2 ガスを封入し、30min保持し、十分に酸化物原料が溶解した後、Ptを被覆したSiウェハ上に塗布した。

次に、RTAを用いて、酸素雰囲気中で600 $^{\circ}$ 、60min焼成した後、その上部に直径100 $^{\circ}$ 00 $^{\circ$

[0033]

この時得られた強誘電体薄膜は図10の良好な表面モフォロジー及び図11の良好なヒステリシス特性を有し、また図12のように良好な疲労特性を示した。

[0034]

SBTは結晶化温度が700℃以上と高く、これまでに650℃程度で特性を引き出す場合、10時間以上の長時間アニールが必要であった。特に、良好な強誘電特性を得るために、高い温度を必要としていたが、本発明の場合600℃で30minという低温、短時間で、良好な特性を引き出すことが出来た。

[0035]

このことは超臨界流体による気泡の効果である。

超臨界流体が溶け込んだ原料溶液は、成膜後にはlatm(大気圧)となるが、炭酸水と同じ原理で、原料溶液中にはCO2の気泡が多く溶け込んでいる。

[0036]

このまま、焼成すると液体が固体となり、固体のうちアモルファスから結晶へと変化するが。アモルファス中には前述の気泡が多く含まれている。

[0037]

気泡全体の体積をVとして、気泡全体の半径をrとすると、SBTアモルファス中に含まれる気泡の表面エネルギーEは $E=(3V/r)\gamma_0$ (γ_0 は0Kの時の表面エネルギー)である。

[0038]

つまり、気泡を持たないSBTアモルファスに対し、表面エネルギーEだけ余分の自由エネルギーを有している。ギブスの定理より、全ての反応は自由エネルギーが減少する方向に進むので、本発明の気泡を有するSBTアモルファスは気泡を持たない従来のSBTアモルファスに対し、気泡の表面エネルギーEだけ低いエネルギーで、結晶化が進行する。つまり、本発明により結晶化温度が低減する。

[0039]

(実施例4)

n-ブタノール溶媒中にPb:Zr:Ti:Nb=1:0.2:0.6:0.2の割合で混合された溶質が10重量%の割合で含まれるゾルゲル溶液200ulと 200atmのXe超臨界流体を混合器中に入れて、10min保持した後、Pt被覆6インチSiウェハ上に塗布した後、RTAにより酸素雰囲気中で、650°C、30minの結晶化を行ない、厚さ200nmのPZTN薄膜を形成した。さらに上部に直径100um Φ 、膜厚100nmのPt上部電極を形成し、さらに650°C、30minのポストアニールを行った後、電気特性を評価した。

[0040]

同時に、上記n-ブタノール溶媒中にPb:Zr:Ti:Nb=1:0.2:0.6:0.2の割合で混合された溶質が10重量%の割合で含まれるゾルゲル溶液を用いて、従来のスピンコート法により、PZTN薄膜を作製した。この時、回転数3000rpmで、4回塗布を行い、膜厚200nmとしたが、1層あたりに要したゾルゲル溶液は500ulであり、4層塗布では2ccを要した。本発明の10倍の溶液量が必要であった。結晶化は、RTAにより酸素雰囲気中で、650 $\mathbb C$ 、30minの条件で行ない、厚さ200nmのPZTN薄膜を形成した。さらに上部に直径100um Φ 、膜厚100nmのPt上部電極を形成し、さらに650 $\mathbb C$ 、30minのポストアニールを行った後、電気特性を評価した。

[0041]

この時の、XRDパターンは図13のようであった。

従来のスピンコート法の場合、650℃では、異相のパイロクロア層のみが得られた。

一方、本発明による、超臨界Xe流体を用いた場合、(111)配向したPZTN薄膜が得られた。

[0042]

従来のスピンコート法の場合、当然ながら強誘電性ヒステリシスは得られなかったが、本発明によるPZTN薄膜の場合、図14に示すように良好なヒステリシス特性が得られた。

[0043]

このことはCO₂超臨界流体と同様に、Xe長臨界流体よる、結晶化温度低減効果である。

[0044]

(実施例5)

In203酸化物と前述のIn203酸化物1molに対して3mol%のSb、及び1mol%のSiを十分に混合させた後、該混合酸化物の内10gを混合器に導入した後、200atmのC02を充填し、10min放置した後、住田光学硝子社製光学ガラス(BaK4)基板上に塗布した後、酸素雰囲気中、200℃で20minの熱処理を施したところ、ガラス基板全面にSbとSiを含んだIn203酸化物薄膜が200nm膜厚で形成された。この時のシート抵

抗価は $10\Omega/cm2\pm5\%$ であり、波長 λ =550nmの光に対する透過率は90%であった。

[0045]

続けて、レジストを In_2O_3 酸化物薄膜全面に塗布した後、にリフトオフを用いて縦横 $100\,\mu$ m間隔に $100\,\mu$ m× $100\,\mu$ mの穴を開けた。すなわち、 $100\,\mu$ m× $100\,\mu$ mの穴の開いたレジストマスクを In_2O_3 酸化物薄膜上に形成した。次に、オゾン処理を行ったのち、レジストを除去した。

次にn-ブタノール溶媒中にPb:Zr:Ti:Nb=1:0.2:0.6:0.2の割合で混合された溶質が10重量%の割合で含まれるゾルゲル溶液200ulと 200atmのCO2超臨界流体を混合器中に入れて、10min保持した後、上記、 In_2O_3 酸化物薄膜形成ガラス基板上に塗布を行った後、RTAにより酸素雰囲気中で、650 C、30minの結晶化を行ない、厚さ200nmのPZTN薄膜を形成した。この時、オゾン処理によってレジストマスク部分よりも表面エネルギーの上昇した100 μ m×100 μ mの部位にのみPZTN薄膜が形成された。

[0046]

さらに上部にIn₂0₃酸化物と前述のIn₂0₃酸化物1molに対して3mol%のSb、及び1mol%のSiを十分に混合させた後、該混合酸化物の内10gを混合器に導入した後、200atmのCO2を充填し、10min放置した後、基板全面に塗布し、酸素雰囲気中、200℃で20minの熱処理を施したところ、PZTN薄膜上にのみIn₂0₃酸化物薄膜が200nm膜厚で形成された。このことは、PZTNの表面エネルギーがIn₂0₃酸化物薄膜表面よりも高いことが原因である。

[0047]

すなわち、エッチングプロセスを用いることなく基板上に $100\,\mu\,\text{m}\times100\,\mu\,\text{m}$ のPZ TN強誘電体キャパシタを形成することが出来た。


【図面の簡単な説明】

- 【図1】 従来の強誘電体キャパシタ作製プロセスを示した図。
- 【図2】 本発明の実施の形態における、強誘電体キャパシタの構成を示した図
- 【図3】 本発明の実施の形態における、超臨界状態を示す相図。
- 【図4】 本発明の実施の形態における、超臨界流体を示す図。


- 【図5】 本発明の実施の形態における、超臨界流体の物性を示す図。
- 【図6】 本発明の実施の形態における、超臨界流体を用いた強誘電体薄膜を形成するための装置を示す図 。
- 【図7】 本発明の実施の形態における、BLT-BSO薄膜の表面モフォロジーを示す図。
- 【図8】 本発明の実施の形態における、BLT-BSO薄膜の強誘電性ヒステリシス曲線を示す図。
- 【図9】 本発明の実施の形態における、BLT-BSO薄膜の選択成長性を示す断面図
- 【図10】 本発明の実施の形態における、SBT薄膜の表面モフォロジーを示す図
- 【図11】 本発明の実施の形態における、SBT薄膜の強誘電性ヒステリシス曲線を示す図。
- 【図12】 本発明の実施の形態における、SBT薄膜の疲労特性を示す図。
- 【図13】 本発明の実施の形態における、PZTN薄膜のXRDパターンを示す図。
- 【図14】 本発明の実施の形態における、PZTN薄膜の強誘電性ヒステリシス曲線を示す図。

【書類名】 図面


【図1】



【図2】



【図3】




【図4】


分子	臨界温度	臨界圧力	臨界密度
	ွ်ပ	atm	g/cm ³
H,	-239.9	12.8	0.032
Z,	-147.0	33.5	0.314
Xe	16.6	57.7	1.110
CO,	31.0	72.9	0.468
$C_{ ilde{H}_{\kappa}}$	32.3	48.2	0.203
CH,OH,	40.0	78.5	0.272
NH,	132.3	111.3	0.235
$H_2\tilde{O}$	374.2	218.3	0.315


【図5】

状態	気体	超臨界流体	.流体	液体
	1atm,25°C	Tc,Pc	Tc,4Pc	1atm,25°C
粉兩	0.6~2	200~200	400~900	600~1,600
粘度	1~3	1~3	3~6	20~300
拡散係数	1,000~4,000	5~40	1~10	$0.02 \sim 0.2$
熱伝導率	4~30	20~80	40~150	80~250


【図6】








【図9】




BEST AVAILABLE COPY






出証特2004-3001962


【図11】




【図12】













【要約】

【課題】強誘電体キャパシタは以下の加工プロセスによって形成される。

予めC-MOSトランジスタ等が形成されたSi基板を用いて、その上部にTiOx等の密着層を介して形成されたPt電極上にこれら強誘電体薄膜を上記薄膜形成技術を用いて形成した後、キャパシタとして残したい強誘電体部分にSOG等のマスク材料を形成した後、SOGマスク材、強誘電体薄膜、Pt電極、TiOx密着膜を除去するのに適した各種エッチングガスを用いて強誘電体キャパシタを作成する。すなわち、付けては削るといった複雑で無駄の多いプロセスを繰り返して、キャパシタを形成する。加えて、エッチングの際に、プラズマや加工のダメージによって、強誘電体の特性が劣化してしまうため、ダメージから特性を回復するための熱処理を施している。

【解決手段】本発明にかかる強誘電体メモリ装置は、予めSiウェハ上に形成されたCMOSトランジスタのソース或いはドレイン電極のどちらかと導通している第1電極と前記第1電極上に形成された強誘電体膜、前記強誘電体膜上に形成された第2電極、とを含み、前記第1電極、前記強誘電体膜及び前記第2電極によって構成されるキャパシタが、予めSiウェハ上に形成されたCMOSトランジスタによって選択動作を行う強誘電体メモリ装置、並びに予め作りこまれた第3電極と、前記第3電極と交差する方向に配列された第4電極と、少なくとも前記第3電極と前記第4電極との交差領域に配置された強誘電体膜とを、含み、前記第3電極、前記強誘電体膜及び前記第4電極によって構成されるキャパシタがマトリクス状に配置された強誘電体メモリ装置であって、前記強誘電体膜は、前記強誘電体構成元素を含む臨界圧力以上、臨界圧力の4倍以下の超臨界流体を用いて形成された強誘電体薄膜からなる。

【参考図面】図2



出願人履歴情報

識別番号

[000002369]

1. 変更年月日 [変更理由]

1990年 8月20日

发更理田」 住 所 新規登録

住 所 氏 名 東京都新宿区西新宿2丁目4番1号

セイコーエプソン株式会社